Citaat | Parket bij de Hoge Raad 24 september 2021

Onder 5 Parket bij de Hoge Raad 24 september 2021

Een alinea uit Parket bij de Hoge Raad 24 september 2021, ECLI:NL:PHR:2021:847.

Looking at the particular example of SF=256, and considering the support of EVRC with equal error protection (code rate 1/3 with maximum puncturing of 20%), it appears that two slot structures might be able to satisfy the requirements (2 TFCI bits+0 pilot + 2 TPC bits, 0 TFCI+2 pilot bits +2TPC). A configuration with 2TFCI+2pilot bits would not be acceptable since the puncturing rate would be too great. The two acceptable configurations would provide a 2 symbol DPCCH to rely on to perform the measurement to support the power operation, not making mandatory the implementation of a power control algorithm relying either on the data bits or the common pilot.

Zelf controleren

Voor dit citaat hoeft niemand Bron op zijn woord te geloven. Het document dat rechtspraak.nl publiceerde, staat op https://bron.page/api/v1/blobs/edff8a3d910e9980aa34840e96ef5c9c8d5d26167a93d1d3a7376dd4afd8893c. Wie het ophaalt en de SHA-256 ervan berekent, krijgt edff8a3d910e9980aa34840e96ef5c9c8d5d26167a93d1d3a7376dd4afd8893c, en de alinea staat in dat document op bytes 38349 tot 39025.